Usando um decodificador 3 \rightarrow 8, projete um circuito que implemente a função:
F(A, B, C)=\sum m(1,3,5,6)
Passo 1
O enunciado pede projetar um circuito que implemente a função
F(A,B,C)=\sum m(1,3,5,6),
usando um decodificador 3\rightarrow8 como bloco disponível. Informações relevantes dadas:
A função está em forma de soma de mintermos: os mintermos ativos são 1,3,5,6.
Há um decodificador 3\rightarrow8. Pressuposição (a menos que informado o contrário): o decodificador tem saídas ativas-alta Y_0,\dots,Y_7 e, possivelmente, uma entrada de enable que pode ser colocada em nível lógico 1 para habilitar as saídas.
A tarefa é conectar o decodificador e eventuais portas lógicas adicionais de modo que a saída final seja F.
Passo 2
O que é e como funciona um decodificador 3\rightarrow8 (explicação didática, passo a passo):
Um decodificador 3\rightarrow8 tem três entradas, aqui chamadas de A,B,C, e oito saídas Y_0,\dots,Y_7.
Para cada combinação binária das entradas A,B,C exatamente uma saída fica em nível lógico alto (1) e as outras ficam em nível baixo (0). A saída Y_i corresponde ao mintermo de índice i, onde o índice é o valor binário formado por A como bit mais significativo, depois B, depois C.
Em forma algébrica (assumindo saídas ativas-alta), cada saída é a expressão AND dos literais apropriados. Escrevo abaixo todas as oito saídas para ficar claro (cada linha é uma expressão booleana verdadeira quando aquela combinação de A,B,C ocorre):
Y_0=\overline{A}\,\overline{B}\,\overline{C}
Y_1=\overline{A}\,\overline{B}\,C
Y_2=\overline{A}\,B\,\overline{C}
Y_3=\overline{A}\,B\,C
Y_4=A\,\overline{B}\,\overline{C}
Y_5=A\,\overline{B}\,C
Y_6=A\,B\,\overline{C}
Y_7=A\,B\,C
Observação prática: se o decodificador tiver uma entrada de enable (habilitar), coloque-a em nível lógico alto para que as saídas sigam as expressões acima.
Passo 3
Relacionando a função F com as saídas do decodificador:
A própria notação \sum m(1,3,5,6) significa a soma (OU) dos mintermos de índices 1,3,5,6.
Como cada Y_i gera exatamente o mintermo i, podemos escrever diretamente:
F(A,B,C)=Y_1+Y_3+Y_5+Y_6.
Aqui o símbolo + significa a operação lógica OR. Em palavras: a saída F é 1 sempre que qualquer uma das saídas Y_1,Y_3,Y_5 ou Y_6 do decodificador for 1.
Passo 4
Como montar o circuito fisicamente (passo a passo, opções práticas):
Conecte as entradas A,B,C do circuito às entradas correspondentes do decodificador (respeitando a ordem MSB/LSB que foi usada na definição acima: A como bit mais significativo).
Se o decodificador tiver um pino de enable, coloque esse pino em nível lógico 1 (Vcc) para habilitar as saídas.
Conecte as saídas Y_1,Y_3,Y_5,Y_6 às entradas de uma porta OR que soma essas quatro linhas. A saída dessa porta OR é F.
Se existir uma porta OR de 4 entradas, use-a: basta ligar Y_1,Y_3,Y_5,Y_6 nas 4 entradas.
Se só houver portas OR de 2 entradas, use duas portas OR para combinar em pares e uma terceira OR para juntar os resultados: por exemplo
T_1 = Y_1 \;{\rm OR}\; Y_3
T_2 = Y_5 \;{\rm OR}\; Y_6
F = T_1 \;{\rm OR}\; T_2.
Resultado: circuito simples e robusto — o decodificador gera os produtos (ANDs) dos literais e uma(s) porta(s) OR soma(m) os mintermos desejados.
Passo 5
Detalhes extras e casos especiais (pra você não se perder na prova):
Se o decodificador tiver saídas ativas-baixo (isto é, cada saída é \overline{Y_i} e fica em 0 quando o mintermo corresponde), então a estratégia muda um pouco. Denotando as saídas ativas-baixo por \overline{Y_i}, tem-se \overline{Y_i}=0 quando o mintermo i é 1. Nesse caso:F = m_1 + m_3 + m_5 + m_6 = \overline{\overline{m_1 + m_3 + m_5 + m_6}} = \overline{\overline{m_1}\,\overline{m_3}\,\overline{m_5}\,\overline{m_6}}.Mas \overline{m_i} é exatamente a saída ativa-baixo \overline{Y_i}. AssimF=\overline{\overline{Y_1}\,\overline{Y_3}\,\overline{Y_5}\,\overline{Y_6}}.Ou seja: ligue \overline{Y_1},\overline{Y_3},\overline{Y_5},\overline{Y_6} a uma porta NAND de 4 entradas; a saída da NAND já será F. Isso evita inversores adicionais.
Em resumo: com saídas ativas-alta use OR das saídas; com saídas ativas-baixo use uma NAND das saídas (sem inversor extra).
Passo 6
Relembrando com os mintermos escritos explicitamente (útil caso precise justificar na prova):
que foi obtida diretamente ligando as saídas correspondentes do decodificador a uma porta OR.
Passo 7
Resumo prático e dica de prova (ânimo!):
Conexão direta e rápida: ligar A,B,C ao decodificador, habilitar o decodificador, colocar as saídas Y_1,Y_3,Y_5,Y_6 em uma porta OR e essa porta gera F.
Isso é padrão em provas: decodificador gera os termos e uma OR final soma os mintermos desejados. Você fez certo em pedir por uma solução com decodificador — é a maneira mais direta e confiável.