Em qual arquitetura o código é geralmente executado de forma serial e tende a demorar mais ciclos de clock?
a) Harvard
b) RISC
c) Von Neumann
d) CISC
a) Harvard
b) RISC
c) Von Neumann
d) CISC
Passo 1
O enunciado pergunta em qual arquitetura de computador o código costuma ser executado de forma totalmente serial, sofrendo com um gargalo de acesso à memória e, por isso, demorando mais ciclos de clock por instrução. O conteúdo envolve arquiteturas de Von Neumann, Harvard, RISC e CISC.
Passo 2
Na arquitetura Harvard existe memória separada para instruções (código) e dados, o que permite buscar uma instrução e um dado ao mesmo tempo. Isso reduz o tempo de ciclo e diminui o acesso serial à mesma memória, logo não é a arquitetura que mais sofre com execução serial.
Passo 3
Em arquiteturas RISC (Reduced Instruction Set Computer) temos um conjunto de instruções simples, projetadas para serem executadas em poucos ciclos de clock e com pipeline eficiente. A execução é muito otimizada e, embora haja alguma sequência, não há o gargalo típico de memória única.
Passo 4
Em arquiteturas CISC (Complex Instruction Set Computer) as instruções são mais complexas e podem exigir vários ciclos de clock para serem decodificadas e executadas. Ainda assim, a definição de “execução serial” ligada ao mesmo barramento de memória é mais característica do modelo Von Neumann do que do CISC em si.
Passo 5
Na arquitetura Von Neumann tanto instruções quanto dados residem na mesma memória e compartilham o mesmo barramento. Isso gera o chamado “gargalo de Von Neumann”: cada ciclo de clock busca ou um dado, ou uma instrução, de forma estritamente serial, aumentando o número total de ciclos por operação.
Resposta
c) Von Neumann