Construa a Tabela da Verdade de um Meio_Somador que some dois bits (X e Y) e produza na saída o resultado da Soma (S), além do valor do Vai-Um ©. Escreva as Funções Booleanas da Soma (S) e do Vai-Um © em função das entradas X e Y usando os operadores XOR e AND. Escreva uma descrição VHDL (entity e architecture) do Meio_Somador.
Passo 1
O enunciado pede para montar a Tabela-Verdade de um Meio Somador que recebe dois bits de entrada (X e Y) e produz duas saídas: Soma (S) e Vai-Um ©. O conteúdo envolve lógica combinacional (operadores XOR e AND) e descrição em VHDL (entity e architecture).
Passo 2
Listar todas as combinações possíveis de X e Y e anotar S e C. A Soma de um meia-somador é 1 quando exatamente uma das entradas é 1; o Vai-Um é 1 quando ambas as entradas são 1.
Passo 3
Montar a expressão booleana para S usando XOR. Explicação: o operador $\oplus$ (ou XOR) retorna 1 se as entradas forem diferentes.
Montar a expressão booleana para C usando AND. Explicação: o operador $\&$ (ou AND) retorna 1 somente se ambas as entradas forem 1.
Montar a expressão booleana para C usando AND. Explicação: o operador $\&$ (ou AND) retorna 1 somente se ambas as entradas forem 1.
Passo 4
Escrever a descrição VHDL: definir a entidade com portas de entrada X e Y e saídas S e C (todas do tipo std_logic), e na arquitetura atribuir S e C usando atribuições diretas com XOR e AND.
Resposta
- Tabela-Verdade:
- Funções Booleanas:
- Descrição VHDL:
entity Meio_Somador is
port(
X : in std_logic;
Y : in std_logic;
S : out std_logic;
C : out std_logic
);
end Meio_Somador;
port(
X : in std_logic;
Y : in std_logic;
S : out std_logic;
C : out std_logic
);
end Meio_Somador;
architecture Combinacional of Meio_Somador is
begin
S <= X xor Y;
C <= X and Y;
end Combinacional;
begin
S <= X xor Y;
C <= X and Y;
end Combinacional;