Escreva uma descrição VHDL (entity e architecture) dos seguintes componentes:
Porta Inversora
Porta Inversora
Passo 1
O exercício pede para escrever em VHDL a declaração (entity) e a implementação (architecture) de uma porta inversora, ou seja, um componente que faz a operação lógica NOT em um sinal de entrada do tipo std_logic.
Passo 2
Na entity vamos incluir a biblioteca padrão de tipos lógicos, declarar o nome do componente (por exemplo, PortaInversora) e definir suas portas: uma entrada A e uma saída Y, ambas do tipo std_logic.
Passo 3
Na architecture Behavioral implementamos o comportamento da porta inversora usando uma atribuição concorrente: a saída Y recebe o valor lógico invertido da entrada A.
Resposta
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_1164.ALL;
entity PortaInversora is
port(
A : in std_logic;
Y : out std_logic
);
end PortaInversora;
port(
A : in std_logic;
Y : out std_logic
);
end PortaInversora;
architecture Behavioral of PortaInversora is
begin
Y <= not A;
end Behavioral;
begin
Y <= not A;
end Behavioral;