Ex.5. Mostre como dois CIs 74157 e um 74151 podem ser configurados para formar um multiplexador 16:1 sem a necessidade de lógica adicional. Identifique as entradas
a
para mostrar como elas correspondem ao código de seleção.
Passo 1
O que o enunciado pede e o que já temos de dado.
- Pedido: montar um multiplexador
(escolhe uma entre 16 entradas) usando somente dois CI e um CI , sem usar lógica externa adicional; e identificar as entradas a mostrando a correspondência com o código de seleção. - Componentes disponíveis (informação que vou usar para resolver):
- Dois CI
(cada um contém quatro multiplexadores 2:1 com uma entrada de seleção comum e uma entrada de habilitação). - Um CI
(multiplexador 8:1 com três linhas de seleção e entradas ; fornece saída selecionada).
- Dois CI
- Resultado esperado: ligação (quem vai em que pino conceitualmente) e a tabela mapeando o código de seleção de 4 bits para as entradas
a .
Passo 2
O que faz cada CI — explicação didática passo a passo (sem pular etapas).
- Conceito básico de multiplexador: um multiplexador é um “escolhedor” de sinais. Com
- 74151 (8:1):
- Tem oito entradas nomeadas ), que em conjunto escolhem qual das oito entradas aparecerá na saída.
- Comportamento (conceitual): se as três linhas
formam o número binário , então a saída vale a entrada . - Em muitas implementações a ordem dos pinos de seleção é tal que uma linha é LSB; no nosso projeto eu vou adotar a convenção clara:
= bit menos significativo do grupo de três e = bit mais significativo (vou explicitar a fórmula de índice abaixo). Isto é só escolha de notação — a ligação física segue essa mesma ordem dos fios.]
Passo 3
Estratégia de montagem (ideia geral antes dos detalhes elétricos).
- Um
pode ser visto como duas etapas: - organizar 8 multiplexadores 2:1 que pre-selecionam pares de entradas
. Cada um desses mux 2:1 escolhe qual das duas entradas do par vai passar, usando o bit menos significativo de seleção (chamado ). - usar um multiplexador 8:1 para escolher qual dos 8 resultados pré-selecionados será a saída final; esse 8:1 é comandado pelos 3 bits mais significativos
.
- organizar 8 multiplexadores 2:1 que pre-selecionam pares de entradas
- Os dois
fornecem exatamente 8 muxes 2:1 (4 em cada CI). Assim, os dois implementam a etapa (1). O implementa a etapa (2). - Resumo prático de sinais:
-
(LSB) → linha de seleção comum dos dois . -
(os três bits mais significativos) → linhas de seleção do (mapearei qual é qual mais abaixo). - Saídas dos canais dos
→ entradas do . - Habilitações: colocar habilitação dos
e do no estado que permita operação contínua (normalmente lógico baixo para habilitar em famílias TTL; no diagrama de princípio explicitarei: EN = ativo, EN = ativo).
-
Passo 4
Detalhamento de ligações entre os CIs (quem alimenta quem), com nomes e identificação de pares.
- Identificar os dois
como e . -
contém quatro muxes que eu uso para formar os pares correspondentes às entradas globais : - canal 0 de
seleciona entre e → saída conecta ao pino (entrada 0) do ; - canal 1 de
seleciona entre e → saída conecta ao pino do ; - canal 2 de
seleciona entre e → saída conecta ao pino do ; - canal 3 de
seleciona entre e → saída conecta ao pino do .
- canal 0 de
-
contém quatro muxes que eu uso para formar os pares correspondentes às entradas globais : - canal 0 de
seleciona entre e → saída conecta ao pino do ; - canal 1 de
seleciona entre e → saída conecta ao pino do ; - canal 2 de
seleciona entre e → saída conecta ao pino do ; - canal 3 de
seleciona entre e → saída conecta ao pino do .
- canal 0 de
-
- Linhas de seleção e habilitação:
- Conectar
(LSB do código de seleção de 4 bits) à entrada de seleção comum dos dois (assim todos os 8 2:1 usam o mesmo ). - Conectar
(os três bits mais significativos) às entradas de seleção do . Vou adotar a convenção prática: onde é o bit menos significativo entre os três e o mais significativo. Assim o índice do escolhido pelo é e o seleciona então sua entrada . - Habilitações: colocar a linha de enable de cada
no nível que deixa as saídas ativas (normalmente LOW em TTL — ou seja, ligar EN a 0 lógico). Habilitar o também (EN ativo). Isso evita necessidade de lógica externa.
- Conectar
- Comportamento final (resumo):
- Primeiro nível (os
): cada par é reduzido a um único sinal conforme . - Segundo nível (o
): escolhe qual desses 8 sinais pré-selecionados será a saída final, conforme . - Índice da entrada final selecionada (índice global
) é
- Primeiro nível (os
Passo 5
Tabela explícita de correspondência entre o código de seleção de 4 bits e a entrada escolhida
— listar todas as 16 combinações (esta é a identificação pedida).
- Aplicando a fórmula
, segue a tabela (cada linha mostra ):
(Esta lista mostra explicitamente que os dois
implementam seleção dentro dos pares usando
e que o
escolhe qual par, via
.)
Passo 6
Observações práticas, dicas e cuidados para a hora da prova ou montagem real
- Habilitação (enable): verificar no datasheet da família TTL/CMOS que estiver usando se a entrada de enable é ativa em nível baixo ou alto; na prática para operação contínua coloque essa linha no nível que habilita as saídas (geralmente ligar a GND em TTL para habilitar). Fazer isso evita ter que adicionar portas extra para controlar enables.
- Saída invertida: algumas versões do
disponibilizam tanto a saída complementada quanto a não-complementada em pinos separados. Se precisar do sinal não-invertido e apenas a versão complementada estiver acessível, consulte o datasheet — muitas famílias têm a saída direta disponível. No enunciado não foi pedido ajuste de polaridade, então a conexão proposta assume uso da saída apropriada do . - Ordem dos bits de seleção: na resolução eu adotei
como bit menos significativo (seleção dentro do par) e como os três bits mais significativos (que formam o índice do par). Se no seu datasheet físico a ordem de pinos do for diferente, basta mapear os fios de seleção de acordo com a mesma convenção numérica que usei: o número binário formado por deve endereçar o par correto . - Sem lógica adicional: todos os caminhos acima usam apenas os três chips mencionados; não foi usada nenhuma porta extra.