Sistemas baseados em CLP, quando excitados por sinais de natureza analógica, fazem uso de conversores analógico-digital ADC. Seja um sistema como este, onde o ADC é de 10 bits e as entradas analógicas EA têm padrão 0 a 10 V . A sensibilidade do ADC é, aproximadamente,
A) 100 mV .
B) 1 mV .
C) 10 mV .
D) 1 mu V.
E) 10 mu V.

Passo 1

O enunciado descreve um sistema CLP com conversor analógico-digital (ADC) de 10 bits cuja faixa de entrada analógica vai de 0 a 10 V, e pede a sensibilidade do ADC. O conteúdo necessário é o conceito de resolução de quantização de um ADC, dada pela divisão da faixa total pelo número de níveis.

Passo 2

O número de níveis de quantização de um ADC de 10 bits é
2^10 = 1024

Passo 3

A sensibilidade (resolu\c{c}~ao) De<a de um ADC 'e aproximadamente a faixa total dividida pelo n’umero de n’iveis:
De<a = Vfull-sca<=2^n

Passo 4

Substituindo Vfull-sca<==10 V e 2^n=1024,
De<a = 10 V1024approx0,00977 Vapprox9,77 mV,
que, por arredondamento, d’a cerca de 10 mV.

Resposta

C) 10 mV.

Exercícios relacionados