Desenhe o circuito de um demultiplex de 16 canais.
Passo 1
O enunciado pede um demultiplexador de 16 canais, ou seja, um circuito que recebe um único sinal de entrada de dados, quatro bits de seleção e distribui esse dado a exatamente uma das dezesseis saídas. O conteúdo envolvido é projeto de circuitos combinacionais, em especial demultiplexers (1-para-N).
Passo 2
Em um demultiplexador 1-para-16 temos:
– Uma entrada de dados D.
– Quatro linhas de seleção S_3,S_2,S_1,S_0 que formam um endereço binário de 0 a 15.
– Dezesseis saídas Y_0,Y_1,\dots,Y_{15}.
Cada saída Y_k deve ser igual a D se e somente se o vetor de seleção (S_3S_2S_1S_0) codificar o número k; caso contrário, Y_k=0.
Passo 3
Para implementar isso com portas lógicas, procedemos assim:
Geramos os complementos \overline{S_3},\overline{S_2},\overline{S_1},\overline{S_0} por meio de quatro inversores.
Para cada saída Y_k, representamos k em binário como b_3b_2b_1b_0.
Construímos uma porta AND de 5 entradas cujo termo geral é
Y_k = D \;\land\; \bigl(S_3\text{ ou }\overline{S_3}\bigr)\;\land\;\bigl(S_2\text{ ou }\overline{S_2}\bigr)\;\land\;\bigl(S_1\text{ ou }\overline{S_1}\bigr)\;\land\;\bigl(S_0\text{ ou }\overline{S_0}\bigr),
em que em cada \bigl(S_i\text{ ou }\overline{S_i}\bigr) usamos S_i se b_i=1 ou \overline{S_i} se b_i=0.
Passo 4
O diagrama final fica assim:
– A entrada de dados D é levada a todas as 16 portas AND.
– As linhas S_3,S_2,S_1,S_0 passam por inversores, fornecendo também \overline{S_3},\overline{S_2},\overline{S_1},\overline{S_0}.
– Cada porta AND de 5 entradas recebe D e a combinação apropriada de S_i ou \overline{S_i} segundo o binário de k. O resultado é Y_k.
Resposta
Descrição do circuito demultiplexador 1-para-16:
Entrada de dados: D.
Linhas de seleção: S_3,S_2,S_1,S_0.
Quatro inversores gerando \overline{S_3},\overline{S_2},\overline{S_1},\overline{S_0}.
Dezesseis portas AND de 5 entradas cada, onde para k de 0 a 15 (binário b_3b_2b_1b_0):
Y_k = D \;\land\; \bigwedge_{i=0}^{3}\bigl(\,b_i=1\\ ?\\ S_i : \overline{S_i}\bigr).
As saídas Y_0,\dots,Y_{15} são os dezesseis canais do demultiplexador.