Desenhe o diagrama lógico de um codificador com prioridade que possua quatro entradas I0, I1, I2 e I3 e duas saídas A1 e A0. I3 deve ter prioridade sobre I2, e assim por diante. Inclua uma entrada de habilitação. Faça com que as entradas e saídas sejam ativas quando altas.

Passo 1

Beleza, bora lá. A questão pede pra desenhar o diagrama lógico de um codificador com prioridade de 4 entradas (I₀, I₁, I₂, I₃), duas saídas (A₁, A₀) e uma entrada de habilitação (EN). A prioridade é I₃ > I₂ > I₁ > I₀. As linhas são todas ativas em nível alto.
Conteúdo: Álgebra Booleana e portas lógicas (NOT, AND, OR). Vamos precisar montar a tabela-verdade, tirar as expressões para A₁ e A₀ com prioridade e depois incluir a habilitação.

Passo 2

Primeiro, o que é um encoder com prioridade?
– Se EN=0, tudo fica inativo (saídas forçadas a 0).
– Se EN=1, ele “olha” de I₃ pra I₀ e, assim que achar o primeiro bit alto, codifica o índice desse bit em binário nas saídas A₁A₀.
Por exemplo, se I₃=1, ele ignora I₂, I₁, I₀ e coloca A₁A₀ = 11 (que é 3 em binário). Se I₃=0 e I₂=1, põe A₁A₀ = 10, e assim por diante.

Passo 3

Vamos montar a tabela-verdade sem EN, só com prioridade:
I₃ I₂ I₁ I₀ │ A₁ A₀
0 0 0 0 │ 0 0 (nenhum ativo)
0 0 0 1 │ 0 0 (prioridade maior só no I₀ → 0 em binário)
0 0 1 x │ 0 1 (I₁=1 → 1 em binário)
0 1 x x │ 1 0 (I₂=1 → 2 em binário)
1 x x x │ 1 1 (I₃=1 → 3 em binário)
Onde “x” significa “não importa” porque foi ignorado por um bit de maior prioridade.

Passo 4

Agora derivamos as expressões booleanas pra A₁ e A₀ considerando prioridade:
  1. A₁ é 1 sempre que a saída for 2 ou 3, ou seja, I₃=1 OU I₂=1.
    A1 = I3 + I2
  2. A₀ é 1 sempre que a saída for 1 ou 3, ou seja, I₃=1 OU (I₂=0 E I₁=1).
    Para capturar “I₂=0 E I₁=1” usamos bar I2 I1.
    A0 = I3 + (bar I2 cdot I1)

Passo 5

Agora incluímos a habilitação EN (ativa em 1). A ideia é que, se EN=0, forçamos A₁=A₀=0. Ou seja, cada saída vai passar por uma porta AND com EN:
A1 = EN cdot (I3 + I2)
A0 = EN cdot l(I3 + bar I2 cdot I1r)

Passo 6

Diagrama lógico (descrição):
  1. Pegue I₂ e invirta: saída do NOT é bar I2.
  2. Faça um AND entre bar I2 e I₁ → essa é a parte bar I2 I1.
  3. Faça um OR entre I₃ e I₂ → gera o termo (I3+I2), que vai pra A₁.
  4. Faça outro OR entre I₃ e o resultado do AND do passo 2 → gera (I3 + bar I2 I1), que vai pra A₀.
  5. Agora pegue cada OR (saídas dos passos 3 e 4) e alimente cada uma numa porta AND junto com EN.
  6. As saídas dessas ANDs finais são A₁ e A₀.

Resposta

Diagrama lógico completo (usando portas padrão):
  1. NOT: entrada I₂ → saída bar I2.
  2. AND₁: entradas bar I2, I₁ → saída D = bar I2 I1.
  3. OR₁: entradas I₃, I₂ → saída E = I3 + I2.
  4. OR₂: entradas I₃, D → saída F = I3 + bar I2 I1.
  5. AND₂: entradas E, EN → gera A₁.
  6. AND₃: entradas F, EN → gera A₀.
Expressões finais:
A1 = EN cdot (I3 + I2)
A0 = EN cdot l(I3 + bar I2,I1r)

Exercícios relacionados