Sobre memórias, responda o que se pede abaixo.
(a) Explique as principais diferenças entre RAM estáticas e RAM dinâmicas.
(b) Uma determinada memória tem uma capacidade de 4 K \times 8. (b-1) Quantas linhas de entrada de dados e saída de dados ela tem? (b-2) Quantas linhas de endereço ela tem? (b-3) Qual é a sua capacidade em bytes?
(c) O 2125A é um CI de RAM estática que tem capacidade de 1 K \times 1, uma entrada de seleção ativa em BAIXO e entradas e saídas de dados separadas. Mostre como combinar diversos CIs 2125A para formar um módulo de 1 K \times 8.
(d) Deseja-se associar diversas PROMs de 2 K \times 8 para produzir uma capcidade total de 8 K x 8. Quantos chips de PROM são necessários? Quantas linhas de endereço são necessárias?

Passo 1

O enunciado trata de organização de memórias digitais. Em (a) pede para comparar RAM estática e dinâmica; em (b) analisa uma memória de 4\,\text{K}\times8: quantas linhas de dados, linhas de endereço e sua capacidade em bytes; em (c) mostrar como usar chips 2125A de 1\,\text{K}\times1 para fazer um módulo de 1\,\text{K}\times8; e em (d) calcular quantos PROMs de 2\,\text{K}\times8 são necessários para obter 8\,\text{K}\times8 e quantas linhas de endereço isso exige. Vamos usar conceitos de organização de memória, decodificação de endereço e paralelismo de chips.

Passo 2

RAM estática (SRAM) armazena cada bit num circuito de latch que permanece estável sem necessidade de refresher, por isso é mais rápida e consome menos ciclos de acesso, mas ocupa mais área e custa mais. RAM dinâmica (DRAM) armazena cada bit num capacitor que vaza carga e precisa ser periodicamente recarregado (refresh), o que torna o acesso mais lento e complexo, porém oferece maior densidade e custo por bit menor.

Passo 3

Para a memória de 4\,\text{K}\times8 cada palavra tem 8 bits, logo há 8 linhas de entrada de dados e 8 linhas de saída de dados (ou 8 linhas bidirecionais em barramento de dados).
O número de linhas de endereço é dado por \log_2 do número de palavras. Aqui há 4\,\text{K}=4096 palavras, portanto
\log_2(4096)=12
linhas de endereço.
A capacidade em bytes é o número de palavras vezes 8 bits dividido por 8:
4096\times8\text{ bits}=32768\text{ bits}=4096\text{ bytes}.

Passo 4

Cada 2125A é 1\,\text{K}\times1. Para formar 1\,\text{K}\times8 usamos 8 chips em paralelo: todos compartilham as mesmas 10 linhas de endereço \log_2(1024)=10, cada chip armazena um bit distinto de cada palavra, e todos têm suas entradas de seleção ativas-baixo conectadas a uma única linha de chip‐select do módulo. Os Data In/Out de cada chip viram D0…D7 do barramento de 8 bits.

Passo 5

Cada PROM é 2\,\text{K}\times8. Para chegar a 8\,\text{K} palavras usamos
\frac{8\,\text{K}}{2\,\text{K}}=4
chips em “banco” de profundidade: A0…A10 vão a todos, e A11–A12 alimentam um decodificador 2-para-4 que gera o chip‐select de cada PROM. O total de linhas de endereço do módulo é \log_2(8192)=13.

Resposta

(a) SRAM guarda bits em latches sem refresh, é rápida e cara; DRAM usa capacitores que precisam de refresh, é mais lenta mas mais densa e barata.
(b-1) 8 linhas de dados de entrada e 8 de saída.
(b-2) 12 linhas de endereço.
(b-3) 4096 bytes.
(c) Use 8 chips 2125A 1\,\text{K}\times1 em paralelo, com endereços comuns, seleções ativas-baixo ligadas ao CS do módulo e saídas formando D0…D7.
(d) São necessários 4 PROMs 2\,\text{K}\times8 e 13 linhas de endereço no total.

Exercícios relacionados