Suponha que em um projeto você necessite de um resistor linear controlado por tensão e que para isto você decida empregar um nMOS (intensificação). Que cuidados devem ser observados na escolha dos parâmetros de operação deste dispositivo para garantir sua correta funcionalidade?

Passo 1

O que o enunciado pede: listar e explicar os cuidados que devo ter ao usar um nMOS (em intensificação) como um resistor controlado por tensão (resistor linear controlado por V).
Informações relevantes dadas implicitamente pelo enunciado: quero que o nMOS se comporte como um resistor cujo valor é controlado pela tensão no gate; o dispositivo é um nMOS em intensificação (ou seja, tem V_{th}>0 típico); devo garantir “correta funcionalidade” — isto inclui linearidade, faixa de operação, evitar efeitos não desejados (diodo do corpo, efeito de corpo, saturação, ruído, variação por temperatura/processo, confiabilidade).

Passo 2

Entender em qual região o nMOS deve operar para se comportar como resistor linear. Vou ensinar primeiro as regiões de operação do nMOS de forma simples: corte, triode (linear) e saturação.
Corte: \;V_{GS}<V_{th}\; → praticamente corrente zero.
Triode (região linear): \;V_{GS}>V_{th} e \;V_{DS}<V_{GS}-V_{th}\; → comportamento parecido com resistor dependente de V_{GS}.
Saturação: \;V_{GS}>V_{th} e \;V_{DS}\ge V_{GS}-V_{th}\; → corrente quase independente de V_{DS}, não é bom para resistor.
Conclusão prática: para resistor linear eu preciso manter o transistor permanentemente na região triode.

Passo 3

Apresentar a expressão de corrente na região triode e extrair a resistência efetiva. A fórmula simplificada (modelo de primeira ordem, forte inversão) para a corrente de dreno em triode é:
I_D=\mu C_{ox}\frac{W}{L}\left[(V_{GS}-V_{th})V_{DS}-\frac{V_{DS}^2}{2}\right],
onde cada termo significa:
  • \mu: mobilidade efetiva dos portadores (m²/V·s), depende de temperatura e processo;
  • C_{ox}: capacitância por área da óxida ( \mathrm{F/m^2});
  • W: largura do canal ( \mathrm{m});
  • L: comprimento do canal ( \mathrm{m});
  • V_{GS}: tensão gate–source ( \mathrm{V});
  • V_{th}: tensão de limiar ( \mathrm{V});
  • V_{DS}: tensão drain–source ( \mathrm{V}).
Para pequenos V_{DS} (regime quase linear, com V_{DS}\ll 2(V_{GS}-V_{th})) o termo em V_{DS}^2 é desprezível e a corrente aproxima-se de
I_D \approx \mu C_{ox}\frac{W}{L}(V_{GS}-V_{th})V_{DS}.
Logo a resistência dinâmica (aproximação ôhmica) é
R_{on}\approx \frac{1}{\mu C_{ox}(W/L)(V_{GS}-V_{th})}.
Isto mostra claramente como escolher W/L e V_{GS} para obter um R desejado.

Passo 4

Implicações práticas da expressão de R_{on} — parâmetros que eu controlo e efeitos a considerar:
  • V_{GS}: aumentando V_{GS} (mantendo V_{GS}>V_{th}) reduz R_{on}. Mas atenção: V_{GS} deve estar tal que o dispositivo permaneça em triode para toda a variação de V_{DS} do sinal.
  • W/L: aumentar W ou reduzir L reduz R_{on}. Porém, reduzir L aumenta efeitos não-lineares (canal curto, modulação de comprimento de canal, velocity saturation) e deteriora linearidade; aumentar L melhora linearidade e reduz dependência em V_{DS}, mas aumenta R (precisa de W maior). Trade-off clássico: escolher L mais longo que o mínimo para linearidade e então ajustar W para o valor de resistência.

Passo 5

Condição prática para manter o transistor em triode durante toda a operação do sinal. Seja a tensão máxima entre drain e source que ocorre no circuito \;V_{DS,max}. Para garantir triode preciso:
V_{DS,max} < V_{GS}-V_{th}.
Na prática, isso significa dar uma margem: escolha V_{GS} tal que V_{GS}-V_{th} seja significativamente maior que \;V_{DS,max}\; (por exemplo, \;V_{DS,max}\le 0{,}3\,(V_{GS}-V_{th}) ou outra margem dependendo da linearidade desejada). Também garantir que V_{GS} nunca caia abaixo de V_{th} para não entrar em subthreshold.

Passo 6

Evitar operação em subthreshold e saturação parcial. Explicação didática: se V_{GS} ficar menor que V_{th} ou muito próximo, a corrente passa a ter dependência exponencial de V_{GS} (região subthreshold) e o comportamento deixa de ser ôhmico. Se V_{DS} exceder V_{GS}-V_{th} ocorre saturação e o dispositivo perde linearidade. Portanto:
  • mantenha V_{GS} sempre acima de V_{th} com margem suficiente;
  • limite V_{DS} (por projeto de topologia ou por polarização) para garantir triode.

Passo 7

Efeito corpo (body effect) e conexão do bulk. Explico o que é e por que importa: quando a tensão source–body V_{SB} não for zero, a tensão de limiar aumenta. A expressão aproximada é
V_{th}=V_{th0}+\gamma\left(\sqrt{2\phi_F+V_{SB}}-\sqrt{2\phi_F}\right),
onde \gamma é o coeficiente de efeito corpo e 2\phi_F é o potencial de Fermi dobrado. Consequências:
  • se o corpo estiver fixo (por exemplo no substrato) e as fontes do nMOS se moverem, V_{SB} varia e V_{th} muda → resistência varia.
    Medida prática: sempre que possível, conecte o bulk ao source (em discreto geralmente não possível; em ICs normalmente bulk fica no potencial do substrato — para nMOS muitas vezes atrelado ao V_{SS}). Se não der para ligar ao source, projete considerando variações de V_{th} por efeito corpo.

Passo 8

Não-idealidades e limitações que alteram linearidade e valor do resistor — como lidar com cada uma:
  • Channel-length modulation (dependência de I_D com V_{DS}): reduz linearidade. Mitigação: usar comprimento L maior.
  • Mobilidade reduzida por campo vertical (velocity saturation e mobility degradation): para altas V_{GS} ou Geometrias pequenas, \mu efetiva cai, alterando R_{on}. Mitigação: operar em faixa moderada de V_{GS} e evitar L mínimo.
  • Hot-carrier injection e confiabilidade: altas tensões V_{DS} e altos campos podem degradar dispositivo; limitar V_{DS} e corrente.
  • Ruído (flicker 1/f e térmico): em resistores MOS ruído pode ser maior que em resistores passivos; dimensionar área (W·L maior reduz some ruídos) e considerar para aplicações sensíveis.
  • Variações de processo e temperatura: \mu, V_{th} e C_{ox} mudam com processo e temperatura; prever tolerâncias e, se necessário, usar realimentação para estabilizar R.

Passo 9

Topologias práticas para melhorar comportamento de ‘resistor’ e simetria de atuação:
  • Se for necessário um resistor simétrico para sinais que cruzam a faixa de tensão (source/drain podem trocar), considere usar dois nMOS em série com gates ligados e corpos separados (ou usar transmission gate com pMOS para simetria).
  • Para reduzir não-linearidade quando V_{DS} não pode ser mantido pequeno, pode-se usar técnicas de linearização: por exemplo, circuito com realimentação para forçar V_{GS}-V_{th} proporcional ao V_{DS} (mais complexo).
  • Às vezes se usa um nMOS com source e drain espelhados fisicamente (flip-flop layout) para melhorar simetria.

Passo 10

Escolha de dimensões e polarizações com um procedimento prático passo-a-passo (receita para a prova ou projeto rápido):
  1. Defina R_{target} e \;V_{DS,max} (variação máxima de tensão sobre o resistor) e faixa de tensões do nó onde o resistor será usado.
  2. Escolha margem de triode: determine V_{GS} tal que V_{GS}-V_{th} > V_{DS,max}+\text{margem}. Isso garante triode.
  3. Use a aproximação \;R_{on}\approx\frac{1}{\mu C_{ox}(W/L)(V_{GS}-V_{th})}\; para calcular W/L necessário.
  4. Aumente L acima do mínimo tecnológico para melhorar linearidade e reduzir channel-length modulation; compense aumentando W para manter R_{target}.
  5. Verifique efeitos de body: calcule variação de V_{th} com possíveis V_{SB} e reavalie W/L se necessário.
  6. Simule com modelos do processo incluindo temperatura e corners (SS, FF, TT) e ajuste.
  7. Se a aplicação exigir ampla faixa de sinal bipolar, considere transmission gate (nMOS+pMOS) ou topologias que evitam forward-bias do diodo de corpo.

Passo 11

Cuidados elétricos finais e de confiabilidade:
  • Evitar que source/drain fiquem abaixo do potencial do bulk por mais de \approx -0{,}7\\ \mathrm{V} (diode forward) — evitar curto do corpo ou condução pelos diodos parasitas.
  • Limitar corrente máxima para evitar aquecimento e HCI; certificar-se do power dissipation.
  • Considerar ruído e matching: para circuitos analógicos sensíveis, aumentar área do transistor e emparelhar dispositivos se necessário.
  • Considerar layout: dispositivos longos e largos devem ser divididos em vários dedos (multifinger) para reduzir parasitas e melhorar matching.

Passo 12

Resumo didático e incentivo final (como se eu fosse seu colega ajudando na prova): para usar um nMOS como resistor controlado por tensão você precisa garantir que ele permaneça na região triode (condição sobre \;V_{DS} e \;V_{GS}-V_{th}), escolher W/L e V_{GS} a partir da fórmula do triode para obter R desejado, aumentar L para melhor linearidade, atentar ao efeito corpo e à diodo parasita, e considerar não-idealidades (channel-length modulation, velocity saturation, ruído, variações de processo/temperatura e confiabilidade). Simule com modelos reais e reserve margens — isso resolve a maior parte dos problemas na prática.

Resposta

  • Garantir operação em região triode: V_{DS,max}<V_{GS}-V_{th} (dar margem).
  • Escolher V_{GS} e \;W/L usando \;R_{on}\approx\frac{1}{\mu C_{ox}(W/L)(V_{GS}-V_{th})} para atingir R desejado, lembrando do termo quadrático em V_{DS} para grandes tensões.
  • Usar comprimento L maior que o mínimo para melhorar linearidade e reduzir channel-length modulation; compensar com W para manter o valor de R.
  • Considerar efeito corpo: V_{th}=V_{th0}+\gamma(\sqrt{2\phi_F+V_{SB}}-\sqrt{2\phi_F}); conectar bulk apropriadamente ou projetar para variações de V_{th}.
  • Evitar subthreshold e saturação parcial (manter V_{GS} acima de V_{th} com margem e limitar V_{DS}).
  • Proteger contra diodo do corpo e forward-bias (controlar tensões de source/drain em relação ao bulk).
  • Levar em conta mobilidade, saturação de velocidade, ruído, variações de processo/temperatura e limites de corrente (HCI); simular em corners e temperaturas.
  • Para sinais que variam por ampla faixa, usar topologias como transmission gate (nMOS+pMOS) ou arranjos simétricos para melhorar linearidade e simetria.

Exercícios relacionados