Considerando que o sinal de clock aplicado ao circuito seja de 1 MHz , responda: qual é a frequência do sinal na saída do bit mais significativo (MSB) do contador? E o ciclo de trabalho (duty cycle) do sinal na saída do MSB?

Passo 1

O enunciado nos dá um contador binário de 4 bits (logo o MSB é o bit 3) alimentado por um sinal de clock de 1\text{ MHz}. Precisamos achar a frequência do sinal na saída do MSB e o ciclo de trabalho desse sinal.

Passo 2

Em um contador binário em anel de n flip-flops, cada estágio divide a frequência pela metade. Assim, o MSB (último estágio) gera uma divisão total de 2^n. Para n=4, a frequência no MSB é
f_{\mathrm{MSB}} = \frac{f_{\mathrm{clk}}}{2^4}.

Passo 3

Substituindo f_{\mathrm{clk}}=1\text{ MHz}:
f_{\mathrm{MSB}} = \frac{1\text{ MHz}}{16} = 62{,}5\text{ kHz}.

Passo 4

O ciclo de trabalho de cada flip-flop que divide por 2 é sempre 50\%, pois ele permanece o mesmo número de pulsos em nível alto e em nível baixo. Logo, o MSB terá duty cycle de 50\%.

Resposta

A frequência na saída do MSB é 62{,}5\text{ kHz} e o ciclo de trabalho é 50\%.

Exercícios relacionados