Um processador possui latência de 10 ns de execução, com um pipeline de 5 estágios. Qual o tempo de ciclo de clock desse processador? Dê também o valor de sua banda passante em MIPS (Milhões de Instruções por Segundo).
Passo 1
O enunciado: temos um processador cuja latência total de execução é de 10 ns e ele é dividido em 5 estágios de pipeline. A matéria aqui é desempenho de pipeline: vamos usar a relação entre latência, profundidade do pipeline e tempo de ciclo, e depois converter isso em MIPS.
Passo 2
Para achar o tempo de ciclo ,
, dividimos a latência total pelo número de estágios, assumindo pipeline perfeitamente balanceado. Assim:
Passo 3
Com o tempo de ciclo em mãos, a banda passante ideal em instruções por segundo é o inverso de ,
. Em MIPS (milhões de instruções por segundo) temos:
Resposta
Tempo de ciclo = 2 ns; banda passante = 500 MIPS.