Projete um \mathrm{D} / \mathrm{A} de rede ponderada com amp-op para operar com \mathrm{V}_{\mathrm{FS}}=15 \mathrm{~V} e resolução de, no máximo, 50 mV . Apresente os cálculos e desenhe o circuito.

Passo 1

O enunciado pede um conversor D/A do tipo rede ponderada (binary-weighted) com amplificador operacional, que deve fornecer tensão de full-scale V_{FS}=15\text{ V} e ter passo (resolução) máximo de 50\text{ mV}.
Conteúdo usado: conversor D/A por resistores binários e somador inversor com amp-op. Precisamos calcular o número de bits n, escolher V_{\rm ref}, os valores dos resistores e projetar o circuito de somador inversor.

Passo 2

Determinar n tal que a menor mudança de saída (LSB) seja \le 50\text{ mV}. Para um conversor n-bits com intervalo \pm 0 a V_{FS}:
\text{LSB} = \frac{V_{FS}}{2^n - 1} \le 50\text{ mV}
2^n - 1 \ge \frac{15}{0{,}05} = 300 \quad\Longrightarrow\quad 2^n \ge 301 \quad\Longrightarrow\quad n \ge 9
Logo escolhemos n=9 bits (com 8 bits teríamos LSB \approx58{,}8\text{ mV}, que excede 50 mV).

Passo 3

Usamos um somador inversor com amp-op: cada bit b_i (de 0 a 1) alimenta a entrada inversora através de resistor binário R_i. A saída é
V_{\rm out} \;=\;-\,\frac{R_f}{R}\,V_{\rm ref}\sum_{i=1}^{9}\frac{b_i}{2^{\,i-1}}.
No caso full-scale b_i=1\\ \forall i,
\sum_{i=1}^{9}\frac{1}{2^{i-1}} =1 + \tfrac12 + \cdots + \tfrac1{256} =2\Bigl(1-\tfrac1{512}\Bigr)=\frac{1022}{512}\approx1{,}995.
Queremos \lvert V_{\rm outFS}\rvert =15\text{ V}, então
15 = \frac{R_f}{R}\,V_{\rm ref}\times1{,}995.

Passo 4

Escolhemos V_{\rm ref}=5\text{ V} (tensão padrão) e tomamos R=10\text{ k}\Omega. Então
\frac{R_f}{R} =\frac{15}{5\times1{,}995} \approx1{,}5038 \quad\Longrightarrow\quad R_f\approx1{,}5038\times10\text{ k}\Omega\approx15{,}04\text{ k}\Omega.
Em prática, usa-se R_f=15\text{ k}\Omega. Os resistores binários são
R_1=R=10\text{ k}\Omega,\; R_2=2R=20\text{ k}\Omega,\; R_3=4R=40\text{ k}\Omega,\;\dots,\; R_9=256R=2{,}56\text{ M}\Omega.

Passo 5

Verificação da resolução:
\text{LSB} = \frac{V_{FS}}{2^9-1}=\frac{15}{511}\approx0{,}0293\text{ V}=29{,}3\text{ mV},
que é menor que 50\text{ mV}, conforme desejado.

Passo 6

Desenho esquemático do circuito (somador inversor binário-ponderado):
 b1 b2 b3 b9
\(V_ref\) ──o/ ──┐ │ │ │
 R ├─R2 R4 R256
b\(1=1\to\)fecha 10k│ 20k 40k 2.56M
b\(1=0\to\)abre │ │ │ │
 +------>o(-) │
 | Rf\(=15\)k
 | |
 GND Vout
 (-15…\(+15\)V)
Explicação do desenho: cada chave b_i conecta o respectivo resistor R_i a V_{\rm ref}=5\text{ V} (quando b_i=1) ou a 0 V (quando b_i=0). Todos os resistores convergem ao nó “ (−)” (entrada inversora do amp-op), que tem feedback R_f=15\text{ k}\Omega. A entrada não inversora do amp-op está aterrada.

Resposta

– Número de bits: n=9.
V_{\rm ref}=5\text{ V}.
– Rede binária: \displaystyle R_1=10\,\text{k}\Omega,\;R_2=20\,\text{k}\Omega,\;\dots,\;R_9=2{,}56\,\text{M}\Omega.
– Feedback: R_f=15\,\text{k}\Omega.
– Resolução obtida: 29{,}3\text{ mV} ( <=50 mV).

Exercícios relacionados