20)

Projete um circuito oscilador com OpAmp que produza uma onda quadrada de 1 kHz . Qual é o ciclo de trabalho? Modifique o circuito para que o ciclo de trabalho seja em torno de 10 \%.

Passo 1

O enunciado pede três coisas claras:
  • Projetar um circuito oscilador com OpAmp que produza uma onda quadrada de 1\\ \text{kHz}.
  • Dizer qual é o ciclo de trabalho (duty cycle) do circuito projetado.
  • Modificar o circuito para que o ciclo de trabalho fique em torno de 10\%.
Informações que usarei (pressupostos práticos que não foram dados explicitamente, mas são típicos):
  • Usarei um OpAmp alimentado simetricamente em \pm V_{CC} (por exemplo \pm12\\ \text{V} ou \pm15\\ \text{V}), de modo que a saída pode comutar aproximadamente entre \pm V_{SAT}.
  • Vou projetar um oscilador relaxação (Schmitt trigger + rede RC) — é uma topologia simples, estável e adequada para gerar quadrada sem usar microcontrolador nem PLL.
  • Vou escolher componentes práticos (valores comerciais) e mostrar como ajustar para 1\\ \text{kHz} e como alterar o duty cycle para \approx 10\%.

Passo 2

Descrição da topologia escolhida (explicada em palavras; depois mostro fórmulas e como conectar tudo):
  • O OpAmp funciona como um comparador com realimentação positiva (Schmitt trigger). Assim a entrada não-inversora ( +) recebe uma tensão de limiar que depende da saída, criando histerese; a entrada inversora ( -) vê a tensão do capacitor C.
  • A saída do OpAmp comuta entre +V_{SAT} e -V_{SAT}. Enquanto a saída está em um nível, o capacitor C carrega (ou descarrega) através de um resistor até atingir o limiar da histerese, provocando a comutação do comparador. Repetindo, obtemos uma oscilação.
  • Pontos de conexão (modo prático):
    • Non-inversora ( +) ← divisor R_1 R_2 entre saída e massa (ou entre saída e referência), de modo a fixar limiares simétricos \pm \beta V_{SAT}. Para simplicidade e simetria escolhemos R_1=R_2 (logo \beta=0{,}5).
    • Inversora ( -) ← nó do capacitor C.
    • Capacitor C conectado entre a entrada inversora e terra.
    • Um resistor série entre a saída e o nó do capacitor (ou dois resistores com diodos para caminhos separados carga/descarga — explicarei isto depois para alterar duty cycle).
Agora vamos às fórmulas que governam esse circuito e ao significado de cada variável.

Passo 3

Teoria da oscilação (derivação do período e frequência) — explicação passo a passo e com muita calma:
  • Defina as grandezas:
    • V_{SAT}: amplitude da saída quando saturada (aprox. V_{CC}, por exemplo 12\\ \text{V})
    • \beta: fator de divisão da realimentação positiva, obtido pelo divisor que aplica o limiar na entrada não-inversora.
    • C: capacitância do integrador.
    • R: resistência na rota de carga/descarga (quando ambas simétricas usam-se o mesmo R para os dois sentidos); se existirem dois resistores distintos para carga e descarga, chamarei de R_{\uparrow} e R_{\downarrow}.
    • v_C(t): tensão no capacitor (tensão na entrada inversora).
  • Limiar de comutação: com divisor entre saída e massa com razão \beta, V_{TH} = \pm \beta V_{SAT}.Aqui o sinal muda conforme a saída esteja em +V_{SAT} ou -V_{SAT}.
  • Equação do capacitor durante um intervalo em que a saída é constante (por exemplo V_{OUT}=+V_{SAT}) — o capacitor tende exponencialmente a V_{OUT}: v_C(t)=V_{OUT} + \bigl(v_C(0)-V_{OUT}\bigr)\,e^{-t/(R C)}.Essa é a solução padrão da equação \dfrac{dv_C}{dt}=(V_{OUT}-v_C)/(R C).
  • Tempo para ir de -\beta V_{SAT} até +\beta V_{SAT} quando a saída está em +V_{SAT} (isto é, o tempo que o capacitor leva para atravessar a faixa de comutação numa semi-período):
    • Coloque v_C(0)=-\beta V_{SAT}, v_C(t)=+\beta V_{SAT} e V_{OUT}=+V_{SAT} na fórmula acima e resolva para t:
    \beta V_{SAT}=V_{SAT} + \bigl(-\beta V_{SAT}-V_{SAT}\bigr)e^{-t/(R C)}.Simplificando (dividindo por V_{SAT}): \beta = 1 + (-\beta - 1) e^{-t/(R C)}
\beta = 1 - (1+\beta)e^{-t/(R C)}
(1+\beta) e^{-t/(R C)} = 1-\beta
e^{-t/(R C)}=\frac{1-\beta}{1+\beta}
t = R C \,\ln\!\left(\frac{1+\beta}{1-\beta}\right).
Chame esse tempo de t_{1} (um semi-período).
  • Se o resistor é o mesmo para carga e descarga ( R_{\uparrow}=R_{\downarrow}=R), o outro semi-período é igual e o período total é: T = 2 R C \,\ln\!\left(\frac{1+\beta}{1-\beta}\right).A frequência é então f=\frac{1}{T}=\frac{1}{2 R C \,\ln\!\left(\dfrac{1+\beta}{1-\beta}\right)}.
  • Se existir diferença entre resistências de carga e descarga (por exemplo R_{\uparrow} para carga e R_{\downarrow} para descarga), os tempos são: t_{\uparrow}=R_{\uparrow} C \,\ln\!\left(\frac{1+\beta}{1-\beta}\right),\qquad t_{\downarrow}=R_{\downarrow} C \,\ln\!\left(\frac{1+\beta}{1-\beta}\right),e o período T = C\,\ln\!\left(\frac{1+\beta}{1-\beta}\right)\bigl(R_{\uparrow}+R_{\downarrow}\bigr).
  • O ciclo de trabalho (duty cycle) definido como fração do tempo que a saída está em nível alto é D=\frac{t_{\text{alto}}}{T}.No esquema usual o tempo alto corresponde ao tempo em que a saída está em +V_{SAT}; assim, com resistências distintas: D=\frac{R_{\uparrow}}{R_{\uparrow}+R_{\downarrow}}.Observe que o fator \ln\!\left(\dfrac{1+\beta}{1-\beta}\right) e C cancelam no quociente, por isso a assimetria do duty cycle depende apenas da razão entre as duas resistências de caminhos opostos.

Passo 4

Projeto para 1\\ \text{kHz} com duty cycle simétrico (aproximadamente 50\%):
  • Para duty 50\% e limiares simétricos, basta escolher R_{\uparrow}=R_{\downarrow}=R e \beta=0{,}5 (ou seja R_1=R_2 no divisor).
  • Calcule \ln\left(\dfrac{1+\beta}{1-\beta}\right) para \beta=0{,}5: \ln\!\left(\frac{1+0{,}5}{1-0{,}5}\right)=\ln\!(3)=1{,}098612\ldots
  • A fórmula da frequência para R igual nos dois sentidos: f=\frac{1}{2RC\ln(3)}.Reescrevendo para obter RC: R C = \frac{1}{2 f \ln(3)}.Para f=1\\ \text{kHz}, R C = \frac{1}{2\cdot 1000\cdot 1{,}098612} \approx 4{,}55\times10^{-4}\\ \text{s}.
  • Escolha prática de componentes: pegue C=10\\ \text{nF}=10\times10^{-9}\\ \text{F}. Então R=\frac{4{,}55\times10^{-4}}{10\times10^{-9}}=45{,}5\\ \text{k}\Omega.Um valor comercial próximo é R=47\\ \text{k}\Omega.
  • Verificação aproximada (com R=47\\ \text{k}\Omega e C=10\\ \text{nF}): f=\frac{1}{2\cdot 47{,}000\cdot 10\times10^{-9}\cdot 1{,}098612} \approx 969\\ \text{Hz},que está bem próximo de 1\\ \text{kHz} (pode-se ajustar R para 45,3 kΩ ou usar um trimpot para afinar).
  • Configuração do divisor de realimentação para \beta=0{,}5: escolher R_1=R_2. Ex.: R_1=R_2=100\\ \text{k}\Omega (valores altos para não carregar a saída).
  • Conclusão desta versão:
    • Componentes sugeridos: R_1=R_2=100\\ \text{k}\Omega, R=47\\ \text{k}\Omega, C=10\\ \text{nF}.
    • Frequência: aproximadamente 969\\ \text{Hz} (ajustável a 1\\ \text{kHz} trocando R por 45{,}3\\ \text{k}\Omega ou usando um trimpot).
    • Ciclo de trabalho: aproximadamente 50\% (exatamente 50\% no modelo ideal com R_{\uparrow}=R_{\downarrow} e limiares simétricos).

Passo 5

Como modificar o circuito para obter ciclo de trabalho em torno de 10\% (ideia prática e simples):
  • Estratégia simples e robusta: manter os limiares simétricos ( \beta=0{,}5) para não mexer com referenciações, e em vez disso criar caminhos de carga e descarga com resistências diferentes. Na prática usa-se dois resistores R_{\uparrow} e R_{\downarrow} em paralelo com diodos que dirigem a corrente para o capacitor em sentidos opostos. Assim quando a saída é +V o capacitor carrega através de R_{\uparrow}; quando a saída é -V o capacitor descarrega através de R_{\downarrow}.
  • Fórmula do duty cycle com resistências diferentes (relembrando): D=\frac{R_{\uparrow}}{R_{\uparrow}+R_{\downarrow}}.Para D\approx 0{,}10 precisamos que \frac{R_{\uparrow}}{R_{\uparrow}+R_{\downarrow}}=0{,}10 \quad\Rightarrow\quad R_{\downarrow}=9\,R_{\uparrow}.
  • Para manter a mesma frequência aproximada que tínhamos antes, note que o período é proporcional à soma R_{\uparrow}+R_{\downarrow}. No projeto anterior com um único R escolhemos R\approx 47\\ \text{k}\Omega e o período envolvia 2R (porque R atuava nos dois sentidos). Assim o somatório equivalente anterior era R_{\text{sum,antigo}}=2\cdot 47\\ \text{k}\Omega=94\\ \text{k}\Omega. Para manter frequência semelhante precisamos que R_{\uparrow}+R_{\downarrow}\approx 94\\ \text{k}\Omega.Com R_{\downarrow}=9R_{\uparrow} resulta 10R_{\uparrow}\approx 94\\ \text{k}\Omega, logo R_{\uparrow}\approx 9{,}4\\ \text{k}\Omega e R_{\downarrow}\approx 84{,}6\\ \text{k}\Omega.
  • Escolha de valores comerciais próximos:
    • R_{\uparrow}=10\\ \text{k}\Omega
    • R_{\downarrow}=82\\ \text{k}\Omega
    • Mantém-se C=10\\ \text{nF} e R_1=R_2=100\\ \text{k}\Omega ( \beta=0{,}5).
  • Verificações:
    • Nova soma R_{\uparrow}+R_{\downarrow}=92\\ \text{k}\Omega (muito próxima de 94\\ \text{k}\Omega).
    • Período calculado: T = C\ln(3)\,(R_{\uparrow}+R_{\downarrow}) \approx 10\times10^{-9}\cdot 1{,}098612\cdot 92{,}000 \approx 1{,}01\times10^{-3}\\ \text{s},então f\approx 990\\ \text{Hz},muito perto de 1\\ \text{kHz}.
    • Duty cycle: D=\frac{10\\ \text{k}}{10\\ \text{k}+82\\ \text{k}}=\frac{10}{92}\approx 0{,}1087\approx 10{,}9\%.
  • Implementação prática do caminho assimétrico (modo de ligação):
    • Do terminal de saída do OpAmp fazer duas ramificações, cada uma com um resistor; em cada ramificação colocar um diodo que permita corrente ao capacitor somente quando a saída tem o sinal que faz aquela ramificação atuar:
      • Ramificação de carga (quando saída positiva): \text{Saída} \rightarrow D_1 \\ (\text{orientado p/ capacitor}) \rightarrow R_{\uparrow} \rightarrow Cí.
      • Ramificação de descarga (quando saída negativa): \text{Saída} \rightarrow D_2 \\ (\text{orientado oposto}) \rightarrow R_{\downarrow} \rightarrow Cí.
    • Na prática, uma topologia típica é ter dois diodos em sentidos opostos entre a saída e o nó do resistor/capacitor, cada diodo em série com seu resistor, de modo que somente um resistor influencia o tempo em cada semi-período.
    • Use diodos rápidos (por exemplo 1N4148) se a frequência for alta; aqui 1\\ \text{kHz} é baixo, então qualquer diodo comum serve. Se precisar de precisão no nível de tensão do nó do capacitor, lembre que a queda de diodo (≈ 0{,}6\\ \text{V}) altera um pouco as trajetórias — normalmente a histerese grande ( \pm\beta V_{SAT}) e resistências definidas tornam isso desprezível; se for crítico, usar arranjo com amplificador buffer ou transistores MOSFET como chaves com queda menor.
  • Conclusão desta modificação:
    • Componentes sugeridos: R_1=R_2=100\\ \text{k}\Omega ( \beta=0{,}5), C=10\\ \text{nF}, R_{\uparrow}=10\\ \text{k}\Omega, R_{\downarrow}=82\\ \text{k}\Omega, diodos para direcionar corrente.
    • Resultado estimado: f\approx 990\\ \text{Hz}, D\approx 10{,}9\%.

Passo 6

Resumo prático de ligação (para você montar na bancada rapidamente):
  • Versão básica (≈50% duty):
    • OpAmp como comparador (realimentação positiva).
    • + entrada ← ponto do divisor entre saída e terra: R_1 entre saída e + entrada, R_2 entre + entrada e terra, com R_1=R_2=100\\ \text{k}\Omega.
    • - entrada ← nó do capacitor C (outro terminal do capacitor a terra).
    • Saída ← resistor R=47\\ \text{k}\Omega em série ao nó do capacitor.
    • Alimentar OpAmp com \pm12\\ \text{V} (ou \pm15\\ \text{V}).
  • Versão assimétrica (≈10% duty):
    • Mesmo divisor R_1=R_2=100\\ \text{k}\Omega.
    • Dois ramos da saída até o nó do capacitor:
      • Ramo 1 (para carga): saída → diodo direto D_1 R_{\uparrow}=10\\ \text{k}\Omega → nó do capacitor.
      • Ramo 2 (para descarga): saída → diodo invertido D_2 R_{\downarrow}=82\\ \text{k}\Omega → nó do capacitor.
    • Capacitor C=10\\ \text{nF} entre nó e massa.
    • Verifique polaridades dos diodos: um diodo deve conduzir quando saída é positiva; o outro, quando saída é negativa.

Passo 7

Observações finais, dicas e ajustes finos (motivação e encorajamento):
  • Se a frequência precisa ser exatamente 1{,}000\\ \text{Hz}, use um trimpot no lugar de um dos resistores (por exemplo trimpot de 100\\ \text{k}\Omega para ajustar R na versão simétrica) e meça com o osciloscópio; ajustes finos são mais fáceis com um pequeno potenciômetro.
  • Se a OpAmp não for rail-to-rail, atenção ao V_{SAT} real (a amplitude de saturação é um pouco menor que V_{CC}), mas a fórmula do período usa V_{SAT} apenas via \beta razão e a dependência se cancela no cálculo do duty quando se usa resistores distintos. Para precisão alta, meça V_{SAT} e recalcule \ln((1+\beta)/(1-\beta)) com \beta baseado nas resistências reais.
  • Se quiser duty exatamente 10{,}0\% em vez de 10{,}9\%, ajuste R_{\uparrow} para 9{,}4\\ \text{k}\Omega e R_{\downarrow} para 84{,}6\\ \text{k}\Omega (valores não-padrão) ou use um trimpot combinando com resistor fixo para acertar a razão 1:9.
  • Coragem — esse circuito é clássico e quando montar na prática funciona bem. Se preferir, posso desenhar o esquema com nomes de pinos do OpAmp (por ex. LM358, TL072, etc.) e explicar ligações de alimentação.

Resposta

Circuito proposto (Schmitt trigger + RC): R_1=R_2=100\\ \text{k}\Omega ( \beta=0{,}5), R=47\\ \text{k}\Omega, C=10\\ \text{nF}; f\approx969\\ \text{Hz} (ajustável a 1\\ \text{kHz}), ciclo de trabalho \approx50\%.
Modificação para \approx 10\%: usar caminhos de carga/descarga separados com diodos e R_{\uparrow}=10\\ \text{k}\Omega, R_{\downarrow}=82\\ \text{k}\Omega, C=10\\ \text{nF}, R_1=R_2=100\\ \text{k}\Omega; resultado estimado f\approx990\\ \text{Hz}, D\approx10{,}9\%.

Exercícios relacionados