Um somador de 4 bits com antecipação de vai-um (carry look ahead adder) foi projetado para somar dois números de 4 bits. As portas lógicas disponíveis para o projeto são portas AND, OR, NOT, NAND e NOR.
Assuma que todas as entradas para o somador estão disponíveis nas suas formas verdadeira e complementada. O atraso de cada porta NAND, NOR e NOT é de uma unidade de tempo, enquanto o atraso de cada porta AND e OR é de 2 unidades de tempo.
Qual é o atraso de propagação total do somador? Assuma que a rede de “vai-um” (carry network) foi implementada usando lógica AND-OR de dois níveis. E todas as portas lógicas com o fan-in necessário estão disponíveis. (Durante o projeto, as portas são selecionadas de modo que o atraso de propagação total do somador CLA seja minimizado).
A) 6 unidades de tempo B) 8 unidades de tempo C) 10 unidades de tempo D) 12 unidades de tempo

Passo 1

Resumindo, temos um somador de 4 bits com look-ahead de vai-um (CLA). Para cada bit i definimos os sinais
G_i = A_i \land B_i
P_i = A_i \oplus B_i
que geram o vai-um (generate) e propagam o vai-um (propagate). Em seguida usamos uma rede AND-OR de dois níveis para calcular os C_1,C_2,C_3,C_4, e finalmente obtemos a soma de cada bit por
S_i = P_i \oplus C_i.
As portas disponíveis têm atraso: NOT, NAND, NOR =1, AND, OR =2. Entradas em forma verdadeira e complementada estão disponíveis, e escolhemos portas para minimizar o atraso total.

Passo 2

Calcular atraso de G_i e P_i:
  • G_i = A_i \land B_i usa um AND de fan-in 2 com atraso 2.
  • P_i = A_i \oplus B_i pode ser feito com três NANDs (duas para gerar A_i NAND B_i e A_i' NAND B_i', mais uma para combinar) cada NAND com atraso 1, total 1+1=2.
    Logo, tanto G_i quanto P_i ficam prontos em t = 2.

Passo 3

Rede de look-ahead de vai-um (AND-OR em dois níveis):
  • Nível 1: várias portas AND (fanin variável) geram termos como P_2P_1G_0, cada AND com atraso 2.
  • Nível 2: um OR de todos esses termos, com atraso 2.
    Como essas portas só começam a operar após t=2, o atraso da rede de carry é
2\;(\text{produção de }G,P) \;+\;2\;(\text{nível 1 AND})\;+\;2\;(\text{nível 2 OR})\;=\;6.çãíí
Portanto cada C_i está disponível em t = 6.

Passo 4

Cálculo da soma S_i = P_i \oplus C_i:
  • P_i pronto em t=2, C_i em t=6.
  • Usamos de novo um XOR implementado com três NANDs (cada NAND atraso 1), total 2.
    O caminho crítico (esperar o C_i em 6) mais o XOR 2 6+2=8.

Resposta

B) 8 unidades de tempo

Exercícios relacionados