Um somador de 4 bits com antecipação de vai-um (carry look ahead adder) foi projetado para somar dois números de 4 bits. As portas lógicas disponíveis para o projeto são portas AND, OR, NOT, NAND e NOR.
Assuma que todas as entradas para o somador estão disponíveis nas suas formas verdadeira e complementada. O atraso de cada porta NAND, NOR e NOT é de uma unidade de tempo, enquanto o atraso de cada porta AND e OR é de 2 unidades de tempo.
Qual é o atraso de propagação total do somador? Assuma que a rede de “vai-um” (carry network) foi implementada usando lógica AND-OR de dois níveis. E todas as portas lógicas com o fan-in necessário estão disponíveis. (Durante o projeto, as portas são selecionadas de modo que o atraso de propagação total do somador CLA seja minimizado).
A) 6 unidades de tempo B) 8 unidades de tempo C) 10 unidades de tempo D) 12 unidades de tempo
Assuma que todas as entradas para o somador estão disponíveis nas suas formas verdadeira e complementada. O atraso de cada porta NAND, NOR e NOT é de uma unidade de tempo, enquanto o atraso de cada porta AND e OR é de 2 unidades de tempo.
Qual é o atraso de propagação total do somador? Assuma que a rede de “vai-um” (carry network) foi implementada usando lógica AND-OR de dois níveis. E todas as portas lógicas com o fan-in necessário estão disponíveis. (Durante o projeto, as portas são selecionadas de modo que o atraso de propagação total do somador CLA seja minimizado).
A) 6 unidades de tempo B) 8 unidades de tempo C) 10 unidades de tempo D) 12 unidades de tempo
Passo 1
Resumindo, temos um somador de 4 bits com look-ahead de vai-um (CLA). Para cada bit
definimos os sinais
que geram o vai-um (generate) e propagam o vai-um (propagate). Em seguida usamos uma rede AND-OR de dois níveis para calcular os
, e finalmente obtemos a soma de cada bit por
As portas disponíveis têm atraso: NOT, NAND, NOR
, AND, OR
. Entradas em forma verdadeira e complementada estão disponíveis, e escolhemos portas para minimizar o atraso total.
Passo 2
Calcular atraso de
e
:
-
usa um AND de fan-in 2 com atraso . -
pode ser feito com três NANDs (duas para gerar NAND e NAND , mais uma para combinar) cada NAND com atraso , total .
Logo, tantoquanto ficam prontos em .
Passo 3
Rede de look-ahead de vai-um (AND-OR em dois níveis):
- Nível 1: várias portas AND (fanin variável) geram termos como
, cada AND com atraso . - Nível 2: um OR de todos esses termos, com atraso
.
Como essas portas só começam a operar após, o atraso da rede de carry é
Portanto cada
está disponível em
.
Passo 4
Cálculo da soma
:
-
pronto em , em . - Usamos de novo um XOR implementado com três NANDs (cada NAND atraso
), total .
O caminho crítico (esperar oem ) mais o XOR dá .
Resposta
B)
unidades de tempo